Курсовик1
Корзина 0 0 руб.

Работаем круглосуточно

Доступные
способы
оплаты

Свыше
1 500+
товаров

Каталог товаров

Разработка цифрового управляющего устройства

В наличии
0 руб.

Скачать курсовую Разработка цифрового управляющего устройства

Категория: Курсовые работы

Скачать

Рига 2020.

Содержание

1. Техническое задание на проектирование 3

1.1. Цель и содержание курсовой работы 3

1.2. Вариант индивидуального задания для моделирования разработанного устройства 4

2. Синтез управляющего устройства (УУ) 5

2.1. Синтез пересчетного устройства (ПСУ) 5

2.1.1. Исходные данные 5

2.1.2. Порядок синтеза 5

2.2. Синтез дешифратора выходных состояний ПСУ 11

2.2.1. Исходные данные 11

2.2.2. Порядок счета 11

2.3. Синтез управляющего генератора 14

2.3.1. Исходные данные 14

2.3.2. Расчет время задающей цепи генератора импульсов 14

2.3.3. Синтез управляющего генератора 16

3. Результаты синтеза устройства управления 17

3.1. Схемная реализация устройства управления 17

3.2. Временные диаграммы сигналов устройства управления 18

3.3. Работа схемы 18

Заключение. 20


1. Техническое задание на проектирование

1.1. Цель и содержание курсовой работы

Целью курсовой работы является углубление знаний студентов, изучающих дисциплину «Цифровая схемотехника» по разделу «Функциональные узлы цифровых устройств».

Курсовая работа предусматривает разработку схем управляющего устройства (УУ) в виде цифрового автомата, реализующего микропрограммный принцип построения: «одно состояние – одна микрокоманда».

Структурная схема устройства управления, подлежащего разработке представлена на рисунке 1.1.

Рисунок 1.1. Структурная схема управляющего автомата


1.2. Вариант индивидуального задания для моделирования разработанного устройства

Номер варианта............................................................................... 2

Тип ПСУ.......................... синхронный с параллельным переносом

Модуль счета ПСУ......................................................................... 8

Последовательность счета......................................... 1-2-7-12-9-10

Тип триггеров, задаваемый для реализации................................ JK

Тип дешифратора (DC) состояний ПСУ............................... DC 4/6

Выходной код DC........................................................... унитарный

Управляемый генератор (GN)..................................... на базе ИМС

Параметры управляющих сигналов:

- длительность........................................................................... 0,1 с

- период повторения.................................................................. 0,2 с

- скважность.................................................................................... 2

- амплитуда.................................................................. уровень ТТЛ

Индикация:

- выходных состояний ПСУ.. цифровая (шестнадцатеричный код)

- управляющих сигналов................................. светодиоды (probes)

2. Синтез управляющего устройства (УУ)

2.1. Синтез пересчетного устройства (ПСУ)

2.1.1. Исходные данные

Тип ПСУ – синхронный с параллельным переносом

Модуль счета – 6

Последовательность смены состояний – 1, 2, 7, 12, 9, 10

Тип триггеров, заданных для реализации – JK

Индикация выходных состояний – цифровая (шестнадцатеричный код)

2.1.2. Порядок синтеза

Приведем граф выходных состояний

Рисунок 2.1. Граф выходных состояний ПСУ

Определим число триггеров

где

Составим таблицу выходных состояний ПСУ, функций переходов и входов триггеров

Q3

Q2

Q1

Q0

FQ3

FQ2

FQ1

FQ0

J3

K3

J2

K2

J1

K1

J0

K0

1

0

0

0

1

0

0

0

X

0

X

1

X

X

1

2

0

0

1

0

0

1

0

X

1

X

X

0

1

X

7

0

1

1

1

1

1

X

X

0

X

1

X

1

12

1

1

0

0

1

0

X

0

X

1

0

X

1

X

9

1

0

0

1

1

0

X

0

0

X

1

X

X

1

10

1

0

1

0

0

X

1

0

X

X

1

1

X

15*

1

1

1

1

1

X

1

X

1

X

1

X

0

Таблица 1. Таблица выходных состояний ПСУ Q3 .. Q0, функций переходов FQ3.. FQ0 и входов триггеров J3..J0, K3.. K0

СДНФ выходных сигналов триггеров

– дополнение, требуемое для корректного перехода из начального состояния триггеров (15) в первое состояние УУ (4)

Минимизируем СДНФ с помощью Карт Карно. Доопределим отсутствующие состояния входов триггеров единицами

Рисунок 2.2. Карты Карно функций возбуждения триггеров

Для входов J составим МДНФ функций возбуждения, переведенные в базис И-НЕ

Для входов K составим МКНФ функций возбуждения, переведенные в базис И-НЕ

Используем полученные выражения для синтеза логических устройств Logic_J и Logic_K, полагая входными сигналами выходные состояния триггеров

Рисунок 2.3. Функциональная схема блока Logic_J

Рисунок 2.4. Функциональная схема блока Logic_K

Триггерные устройства объединяем в блок JK_Counter

Рисунок 2.5. Функциональная схема блока JK_Counter

Соединив соответствующие блоки с помощью шин получаем схему ПСУ

Рисунок 2.6. Функциональная схема ПСУ

Рисунок 2.7. Временные диаграммы сигнала синхронизации CLK и выходных сигналов JK-триггеров Q3 .. Q0


2.2. Синтез дешифратора выходных состояний ПСУ

2.2.1. Исходные данные

Тип дешифратора – DC 4/6

Выходной код дешифратора – унитарный

Базис логических элементов – Шеффера «И-НЕ»

Индикация выходных состояний – светодиодная (Probe)

2.2.2. Порядок счета

Составим таблицу входных и выходных состояний дешифратора

Q3

Q2

Q1

Q0

Y5

Y4

Y3

Y2

Y1

Y0

1

0

0

0

1

0

0

0

0

0

1

2

0

0

1

0

0

0

0

0

1

0

7

0

1

1

1

0

0

0

1

0

0

12

1

1

0

0

0

0

1

0

0

0

9

1

0

0

1

0

1

0

0

0

0

10

1

0

1

0

1

0

0

0

0

0

15

1

1

1

1

0

0

0

0

0

0

Таблица 2. Входные Q3..Q0 и выходные Y7..Y0 состояния дешифратора

Составим СДНФ выходных состояний дешифратора

Произведем минимизацию СДНФ с помощью карт Карно. доопределим отсутствующие состояния входов триггеров до единиц

Рисунок 2.8. Карта Карно для минимизации СДНФ дешифратора

МДНФ выходных сигналов дешифратора


Рисунок 2.9. Функциональная схема блока DС

2.2.3. Временные диаграммы входных и выходных сигналов дешифратора

Рисунок 2.10. Временные диаграммы входных X3.. X0 и выходных Y7 .. Y0 сигналов дешифратора

2.3. Синтез управляющего генератора

2.3.1. Исходные данные

Реализовать управляемый генератор на базе интегрального таймера LM555

Параметры управляемых сигналов:

длительность – 0,1 с;

период – 0,2 с;

скважность – 2;

амплитудный уровень – ТТЛ.

Индикация выходных состояний – двухканальный осциллограф.

2.3.2. Расчет время задающей цепи генератора импульсов

В качестве генератора импульсов выбираем стандартную схему мультивибратора на базе таймера LM555, выход которого, для получения заданной скважности соединяем с JK-триггером 74ALS109, включенного по схеме Т-триггера.

Рисунок 2.11. Схема генератора импульсов на интегральном таймере 555 и JK-триггере 74ALS109 с рассчитанными значениями элементов время задерживающей цепи

Результаты расчета элементов времязадерживающей цепи таймера

2.3.3. Временные диаграммы выходного сигнала таймера и JK-триггера

Рисунок 2.12. Временные диаграммы выходного сигнала таймера (нижняя диаграмма) и JK-триггера (верхняя диаграмма)


2.3.3. Синтез управляющего генератора

Для выполнения задания преобразуем схему генератора импульсов

Рисунок 2.13. Функциональная схема блока Generator

Схема генератора импульсов дополнена следующими элементами:

- дополнительный JK-триггер, который запускает и останавливает работу таймера;

- элементы НЕ.

При подачи питания дополнительный триггер устанавливается в состояние «1» при помощи асинхронного входа 1CLK по линии SS. Сигнал от инверсного выхода триггера запускает таймер.


3. Результаты синтеза устройства управления

3.1. Схемная реализация устройства управления

Рисунок 3.1. Функциональная схема УУ

Схема включает в себя следующие элементы:

1) JK-Counter –блок JK-триггеров, которые хранят значения ПСУ.

2) Logic_J, Logic_K – блоки, которые формируют входные сигналы для JK-триггеров в блоке JK_Counter.

3) Generator – блок генератора импульсов;

4) DC – блок дешифратора;

5) Светодиодные Probe – предназначены для индикации текущего состояния блока DC;

6) DCD_HEX_GREEN – предназначен для индикации текущего состояния ПСУ;

7) Logic_Analizator – предназначен для отображения временных диаграмм сигналов УУ;

8) RC цепь – предназначена для формирования сигнала P_RST при подачи сигнала. Сигнал подается на входы всех триггеров в УУ и устанавливает их в состояние «1». Продолжительность низкого логического уровня на выходе данной цепи примерно t = 0,693*R*C = 0,7 мс. По окончании этого времени выходной сигнал данной цепи не влияет на работу схемы.

3.2. Временные диаграммы сигналов устройства управления

Рисунок 3.2. Временные диаграммы сигналов устройства управления

3.3. Работа схемы

В начальный момент времени таймер генератора сигналов выключен, конденсатор во время задающей цепи таймера разряжен, ключ J2 разомкнут, на прямом выходе JK-триггера генератора лог. «1».

При замыкании ключа J2 потенциал на входе 1CLK JK-триггера U18A падает до уровня, соответствующего лог. «0». Данный триггер переключается в состояние «0» и на его инверсном выходе появляется сигнал лог. «1», который подается на вход RST счетчика LM555.

На выходе OUT формируются импульсы с периодом T/2. Данные импульсы подаются на вход CLK триггера U19A, включенного в режим работы T-триггера. Триггер переключается из одного состояния в другой при каждом импульсе на входе CLK, формируя на прямом выходе триггера сигнал с периодом Т и заданной скважностью 2.

Данный сигнал является синхронизирующим сигналом переключения JK-триггеров, из которых составлен блок JK-Counter. Триггеры блока переключаются в определенные состояния в зависимости от сигналов на входах J и K триггеров, формируя на прямых выходах заданную последовательность двоичного параллельного кода.

На одном из выходе дешифратора DC в зависимости от состояний триггеров блока JK-Counter появляется сигнал высокого уровня.

Правильность работы схемы проверяется светодиодами Probe, подключенными к выходам дешифратора, и показателем семисегментного индикатора. На индикаторе появляется шестнадцатеричный код, эквивалентный внутреннему состоянию триггеров блока счетчика. При правильной работы схемы светодиоды загораются последовательно.

При размыкании ключа J2 на входе CLR триггера U18A появляется высокий потенциал. Триггер устанавливается в состояние «1», сигнал «0» на его инверсном выходе прерывает работу счетчика KM555.

Заключение.

В результате выполненной курсовой работы выполнены такие технические задачи, как:

- синтез перерасчетного устройства (ПСУ);

- синтез неполного двоичного дешифратора выходных состояний ПСУ;

- разработка схемы управляемого генератора с проведением расчета элементов времязадающей цепи генератора;

- разработка схемы управления запуском, реализующая микропрограммный принцип построения: «одно состояние – одна микрокоманда»;

- имитационное моделирование разработанного устройства управления в системе «Multisim 13».

Индивидуальное задание на выполнение курсовой работы выполнено в полном объеме.

Loading...